FPGA vs ASIC v roku 2026: Rozhodovací rámec pre hardvérových inžinierov

Prečo toto rozhodnutie dnes záleží viac než kedykoľvek predtým

Polovodičový priemysel v roku 2026 definujú tri konvergujúce sily: globálny trh FPGA dosahujúci 11,02 miliardy dolárov, nástup Edge AI s požiadavkami na hardvérovú akceleráciu inferencie a Zákon o kybernetickej odolnosti EÚ vyžadujúci bezpečný a aktualizovateľný firmvér vo všetkých pripojených produktoch. Či už navrhujete obranný radarový systém, priemyselný senzor alebo zariadenie pre lekárske zobrazovanie, rozhodnutie medzi FPGA a ASIC je najzávažnejšou architektonickou voľbou, akú urobíte.

Nesprávna voľba znamená buď zbytočné preplatenie za kus po celú dobu životnosti produktu (voľba FPGA, keď bol vhodnejší ASIC), alebo investíciu miliónov do NRE len s následným zistením, že sa požiadavky zmenili (predčasná voľba ASIC).

Tento sprievodca poskytuje inžinierske dáta a rozhodovací rámec, aby ste sa rozhodli správne.

Priame porovnanie

Kritérium	FPGA	ASIC
Rekonfigurovateľnosť	✅ Úplná — preprogramovanie v teréne cez JTAG alebo vzdialene	❌ Pevná po výrobe
Čas uvedenia na trh	3–6 mesiacov (od RTL po fungujúci hardvér)	12–24 mesiacov (od RTL po prvý kremík)
NRE náklady	10 tis. – 100 tis. € (vývojové nástroje + návrh dosky)	500 tis. – 10 mil. €+ (maskovacie sady, verifikácia, fabrikácia)
Jednotková cena (10 tis. ks)	15 – 200 € za čip (podľa rodiny)	2 – 50 € za čip (amortizované NRE)
Taktovacia frekvencia	Typicky 200 – 800 MHz	Dosiahnuteľné 1 – 5 GHz
Energetická účinnosť	2 – 10× vyššia spotreba oproti ekvivalentnému ASIC	Optimalizovaná — najnižšia spotreba na funkciu
Logická hustota	Až 9M logických elementov (Intel Agilex 9)	Prakticky neobmedzená (limitovaná plochou čipu)
Bezpečnosť	Šifrovanie bitstreamu, bezpečné bootovanie, PUF	Odolný voči manipulácii na úrovni návrhu, zákazkové bezpečnostné bloky
Ochrana IP	Bitstream môže byť šifrovaný, ale je inherentne kopírovateľný	Masková obfuskácia, extrémne náročný reverzný inžiniering
Certifikácia	Jednoduchšia recertifikácia po aktualizáciách	Úplná recertifikácia pri akejkoľvek zmene

Kedy zvoliť FPGA

FPGA je správna voľba, ak platí jedna alebo viacero z nasledujúcich podmienok:

1. Vaše požiadavky sa budú meniť

Ak váš produkt potrebuje hardvérové aktualizácie po nasadení — či už pre podporu nových protokolov, vylepšenie algoritmov alebo bezpečnostné záplaty — FPGA je jediná možnosť, ktorá nevyžaduje redizajn dosky. Toto je obzvlášť dôležité podľa Zákona o kybernetickej odolnosti EÚ, ktorý nariaďuje autentifikované aktualizácie firmvéru počas celého životného cyklu produktu.

2. Výroba v malých až stredných objemoch

Pri objemoch výroby pod 10 000 – 50 000 kusov úspory na NRE nákladoch pri FPGA takmer vždy prevýšia vyššiu jednotkovú cenu. Bod zlomu závisí od zložitosti čipu:

Objem výroby	Celkové náklady FPGA	Celkové náklady ASIC	Výhodnejšia voľba
100 ks	25 000 €	2 500 000 €+	🟢 FPGA
1 000 ks	60 000 €	2 550 000 €	🟢 FPGA
10 000 ks	350 000 €	2 700 000 €	🟢 FPGA
50 000 ks	1 500 000 €	3 000 000 €	⚖️ Závisí od zložitosti
100 000 ks	3 000 000 €	3 500 000 €	⚖️ Zóna zlomu
500 000+ ks	15 000 000 €	5 000 000 €	🟢 ASIC

Odhady založené na stredne zložitých návrhoch. Skutočné náklady sa líšia podľa technologického uzla a návrhu.

3. Spracovanie signálu v reálnom čase

FPGA vynikajú v masívne paralelných operáciách — dokážu súčasne spracovať stovky dátových tokov s deterministickou latenciou. Typické aplikácie:

• Radarové a sonárové spracovanie — Formovanie lúča, kompresia impulzov, detekcia CFAR
• Softvérovo definované rádio (SDR) — Viacštandardové spracovanie základného pásma
• Vysokofrekvenčný obchod — Sub-mikrosekundový parsing trhových dát
• Spracovanie videa — Kódovanie 4K/8K, pipeline počítačového videnia
• Infraštruktúra 5G — Massive MIMO, spracovanie fronthaulov

4. Obranné a letecké aplikácie

Obranné systémy a systémy dvojakého použitia jednoznačne uprednostňujú FPGA z viacerých dôvodov:

• Dlhé životné cykly produktov (20 – 30 rokov) vyžadujúce hardvérové aktualizácie
• Nízke objemy výroby (stovky až nízke tisícky)
• Aktualizovateľnosť v teréne pre reakciu na nové hrozby
• Súlad s exportnými predpismi — rekonfigurovateľný hardvér sa vyhýba niektorým obmedzeniam exportnej kontroly
• K dispozícii sú rodiny FPGA odolné voči radiácii (Microchip RTG4, AMD Versal AI Edge)

5. Rýchle prototypovanie a zníženie rizika

Aj keď je vaším konečným cieľom ASIC, prototypovanie na FPGA dramaticky znižuje riziko. Môžete overiť návrh RTL na reálnom hardvéri, spustiť systémové testy a iterovať — to všetko pred zaviazaním sa k maskovacej sade v hodnote 500 tis. €+.

Kedy zvoliť ASIC

ASIC sú zmysluplné, keď je návrh stabilný a objem ospravedlňuje investíciu:

1. Veľkoobjeemové spotrebiteľské produkty

Smartfóny, inteligentné hodinky, Wi-Fi routery, Bluetooth slúchadlá — akýkoľvek produkt expedovaný v stovkách tisíc alebo miliónoch kusov. Pri týchto objemoch sa aj úspora 5 € za kus na čipe premietne do miliónov v marži.

2. Extrémne obmedzenia spotreby

Zariadenia napájané z batérie, kde záleží na každom miliwatte. ASIC je možné optimalizovať na úrovni tranzistorov tak, aby sa eliminovalo každé zbytočné spínanie. Typická úspora oproti FPGA: 5 – 10× nižšia spotreba pri ekvivalentnej funkčnosti.

3. Maximálna taktovacia frekvencia

Keď potrebujete prevádzku v multi-GHz rozsahu — vysokorýchlostné SerDes, radiče pamätí DDR5 alebo 5G modemové základné pásma — ASIC na pokročilých uzloch (5 nm, 3 nm) dosahujú výkon, ktorý FPGA jednoducho nemôžu dosiahnuť.

4. Ochrana duševného vlastníctva je kritická

Ak vaša konkurenčná výhoda spočíva v samotnom kremíku (proprietárny algoritmus, unikátne senzorové rozhranie), ASIC poskytuje výrazne silnejšiu ochranu IP. Reverzný inžiniering ASIC vyžaduje elektrónovú mikroskopiu a mesiace práce; extrakcia bitstreamu FPGA je síce netriviálna, ale porovnateľne jednoduchšia.

Hybridný prístup: Najprv FPGA, potom ASIC

Najsofistikovanejšie hardvérové tímy využívajú fázovaný prístup:

Fáza 1: FPGA Prototyp (3 – 6 mesiacov)
├── Validácia návrhu RTL na vývojovej doske
├── Reálne testy so skutočnými senzormi/rozhraniami
├── Iterácia architektúry bez penále za NRE
└── Expedícia počiatočnej maloobjemovej výroby na FPGA

Fáza 2: Konverzia na ASIC (12 – 18 mesiacov)
├── Zmrazenie návrhu RTL na základe architektúry validovanej na FPGA
├── Optimalizácia pre cieľový technologický uzol
├── Tape-out a fabrikácia
└── Prechod výroby na ASIC v bode objemového zlomu

Tento prístup eliminuje najväčšie riziko vývoja ASIC: navrhnutie nesprávnej veci. Validáciou na FPGA zabezpečíte funkčnú správnosť RTL ešte pred investíciou miliónov do fabrikácie.

Prehľad trhu FPGA v roku 2026

Ekosystém FPGA výrazne dozrel:

Výrobca	Kľúčová rodina	Procesný uzol	Max. logických elementov	AI akcelerácia	Charakteristická vlastnosť
AMD (Xilinx)	Versal AI Edge	7 nm	1,9M LUT	400 AI-Engine blokov	Adaptívny SoC s integrovanými ARM jadrami
Intel (Altera)	Agilex 9	7 nm (Intel 7)	9,4M LE	Integrované AI Tensor bloky	FPGA s najvyššou hustotou na trhu
Lattice	Avant	16 nm FD-SOI	500K LUT	—	Ultra-nízka spotreba (od 15 mW)
Microchip	PolarFire	28 nm	481K LE	—	Odolnosť voči radiácii, najnižšia statická spotreba v strednej triede
Efinix	Titanium Ti180	16 nm	180K LE	—	Pevné jadro RISC-V, najnižšia cena za LUT

Kľúčový trend: Hranica medzi FPGA a SoC sa stráca. Moderné FPGA ako Versal obsahujú jadrá ARM Cortex-A72, AI akcelerátory a programovateľnú logiku na jednom čipe — čo z nich robí kompletné platformy, nie len programovateľné logické polia.

Zložitosť návrhu FPGA: Čo to skutočne obnáša

Bežným omylom je, že FPGA sú „len programovanie.” V skutočnosti vývoj FPGA vyžaduje hlboký hardvérový inžiniering:

Úloha	Nástroje	Požadovaná odbornosť
Návrh RTL	VHDL alebo SystemVerilog	Návrh digitálnej logiky, FSM, pipelining
Simulácia	ModelSim, Vivado Simulator	Tvorba testbenchov, funkčná verifikácia
Syntéza	Vivado, Quartus Prime	Uzavretie časovania, optimalizácia zdrojov
Place & Route	Nástroje výrobcu	Floor planning, definícia časovacích obmedzení
Časová analýza	Statická časová analýza (STA)	Narušenia setup/hold, prechody medzi doménami hodín
Návrh dosiek	Altium, KiCad	Vysokorýchlostné PCB, integrita napájania a signálov
Firmvér	C/C++ (pre soft/hard procesory)	Vstavaný softvér, vývoj ovládačov

Práve preto mnoho spoločností externalizuje návrh FPGA špecializovaným tímom. Kombinovaná odbornosť zahŕňa digitálny návrh, analógovú elektroniku, vstavaný softvér a inžiniering PCB — zriedkavú kombináciu v jednom tíme.

Časté chyby pri rozhodovaní medzi FPGA a ASIC

Chyba	Dôsledok	Lepší prístup
Voľba ASIC pre produkt v1 s neistými požiadavkami	2 mil. €+ NRE premrhaných pri zmene požiadaviek	Najprv prototyp na FPGA, konverzia na ASIC vo v2
Výber najlacnejšieho FPGA bez rezervy	Návrh sa nezmestí po pridaní funkcií	Voľba FPGA s ≥30% rezervou zdrojov
Ignorovanie energetického rozpočtu pri výbere FPGA	Výdrž batérie nesplní špecifikáciu	Modelovanie spotreby v ranej fáze pomocou nástrojov výrobcu
Predpoklad, že FPGA = žiadny hardvérový návrh	Zlyhanie PCB a distribúcie napájania	Rozpočet na kvalitný vysokorýchlostný návrh PCB
Vynechanie časovacích obmedzení	Intermitentné zlyhania vo výrobe	Definícia všetkých hodín, I/O časovania a multicycle ciest

Často kladené otázky

Je FPGA rýchlejšie ako ASIC?

Nie. Pri rovnakej funkcii ASIC typicky dosahuje 2 – 10× vyššie taktovacie frekvencie a nižšiu latenciu ako FPGA, pretože logika ASIC je fyzicky optimalizovaná na úrovni tranzistorov. FPGA však môžu prekonať softvér bežiaci na procesoroch všeobecného účelu pri paralelných záťažiach ako spracovanie signálu a šifrovanie, čo ich robí rýchlejšími než procesorové alternatívy, aj keď pomalšími než dedikovaný ASIC.

Je možné previesť návrh FPGA na ASIC?

Áno. Tomuto postupu sa hovorí „konverzia FPGA-na-ASIC” alebo „hardening FPGA.” Kód RTL (Register Transfer Level) je z veľkej časti znovupoužiteľný, avšak návrh musí byť reoptimalizovaný pre cieľový ASIC: nahradenie FPGA-špecifických IP blokov (PLL, blokové RAM, DSP) štandardnými bunkovými ekvivalentmi, opätovná syntéza a place-and-route pre procesný uzol ASIC a úplné vloženie DFT (Design for Test).

Koľko stojí vývoj FPGA?

Typický stredne zložitý FPGA projekt (zákazkový pipeline spracovania signálu, rozhrania Ethernet/PCIe, vstavaný procesor) stojí 30 000 – 150 000 € za kompletný vývoj vrátane návrhu RTL, verifikácie, návrhu PCB a výroby prototypu. To je 10 – 50× menej než ekvivalentný vývoj ASIC.

Čo je SoC FPGA?

SoC FPGA (System on Chip FPGA) integruje pevné procesorové jadro (typicky ARM Cortex-A alebo RISC-V) spolu s programovateľnou logikou na jednom čipe. Príklady zahŕňajú AMD Zynq UltraScale+, Intel Agilex s HPS a Microchip PolarFire SoC. Toto eliminuje potrebu samostatného MCU na doske a umožňuje tesný hardvérovo-softvérový ko-dizajn.

Používajú sa FPGA vo výrobe alebo len na prototypovanie?

FPGA sa bežne používajú vo výrobe pre aplikácie, kde ich unikátne výhody (rekonfigurovateľnosť, paralelné spracovanie, nízke objemy) ospravedlňujú vyššiu jednotkovú cenu. Príklady zahŕňajú telekomunikačnú infraštruktúru (základňové stanice 5G), obranné radarové systémy, zariadenia lekárskeho zobrazovania, priemyselnú automatizáciu a finančné obchodné systémy. Globálny trh FPGA v hodnote 11 miliárd dolárov odzrkadľuje rozsiahle nasadzovanie vo výroby, nie len prototypovanie.

Naša odbornosť v návrhu FPGA

V Inovasense je návrh FPGA jednou z našich kľúčových kompetencií. Pokrývame celý stack — od architektúry RTL cez návrh PCB až po výrobu:

• Rodiny Xilinx/AMD a Intel FPGA — od cenovo optimalizovaného Artix po vysokovýkonný Versal
• Pipeline spracovania signálu — radar, sonár, komunikácie a Edge AI inferencia
• Vysokorýchlostné rozhrania — PCIe Gen4/5, 10G/25G Ethernet, DDR4/5, Aurora
• Obranné platformy a platformy dvojakého použitia — robustné návrhy s bezpečnostnými funkciami
• Plánovanie cesty FPGA-na-ASIC pre objemovú výrobu

Či už potrebujete kompletný systém na báze FPGA alebo jednotlivý IP blok, prinášame komplexnú metodiku hardvérového vývoja pre zabezpečenie správnosti, vyrobiteľnosti a certifikovateľnosti vášho návrhu. Kontaktujte nás a prediskutujme váš FPGA projekt.