Field-Programmable Gate Array (FPGA)
FPGA je polovodičový obvod zložený z matice konfigurovateľných logických blokov (CLB), programovateľných prepojov a špecializovaných hardvérových blokov (DSP slices, block RAM, I/O transceivery), ktorý je možné rekonfigurovať zákazníkom po výrobe — odtiaľ pochádza pomenovanie “field-programmable”. Na rozdiel od procesora alebo mikrokontroléra, ktorý vykonáva inštrukcie sekvenčne, FPGA implementuje digitálnu logiku paralelne, mapuje algoritmus priamo do silikónu. Globálny FPGA trh dosiahol v roku 2026 hodnotu 11,02 miliardy USD a očakáva sa rast 12–14 % CAGR do roku 2030.
Kľúčové fakty
| Aspekt | Detail |
|---|---|
| Architektúra | Matica CLB + LUT (look-up tables) + flip-flopov + DSP slices + block RAM |
| Programovací jazyk | VHDL alebo SystemVerilog (RTL); HLS podporuje C/C++ pre niektoré workloady |
| Konfigurácia | Načítava sa z externej flash pamäte pri boote; preprogramovateľný v teréne cez JTAG alebo OTA |
| Typické hodinové frekvencie | 200–800 MHz (high-end zariadenia dosahujú 1 GHz s PLL regiónmi) |
| Logická hustota (high-end) | Až 9,4 milióna logických elementov (Intel Agilex 9, 7nm); 1,9 M LUTs (AMD Versal Premium) |
| Energetická efektívnosť | 2–10× vyššia spotreba než ASIC, ale rádovo nižšia než CPU pre paralelné workloady |
| Čas k funkčnému hardvéru | 3–6 mesiacov pre návrh strednej zložitosti |
| NRE náklady | €10K–€150K typicky pre kompletný RTL + PCB + verifikáciu |
Ako FPGA funguje
Základným stavebným prvkom FPGA je Look-Up Table (LUT) — malá pamäť implementujúca ľubovoľnú booleovskú funkciu N vstupov (typicky 4–6). Stovky tisíc LUT-ov sú prepojené programovateľnou smerovacou štruktúrou. Špecializované silikónové bloky akcelerujú bežné operácie: DSP slices pre multiply-accumulate (kľúčové pre spracovanie signálov a AI), block RAM pre on-chip dátové buffery a vysokorýchlostné sériové transceivery (PCIe Gen4/5, 10G–112G Ethernet) pre I/O.
Pri “programovaní” FPGA popisujete požadovaný digitálny obvod v Hardware Description Language (HDL) ako VHDL alebo SystemVerilog. Vendor toolchain (AMD Vivado, Intel Quartus, Microchip Libero) syntetizuje váš HDL kód do netlistu, umiestni ho na fyzickú štruktúru, smeruje prepoje a vyprodukuje bitstream, ktorý konfiguruje čip pri boote.
FPGA vs ASIC vs Mikrokontrolér
| Kritérium | FPGA | ASIC | Mikrokontrolér (MCU) |
|---|---|---|---|
| Rekonfigurovateľnosť | Plná — update v teréne | Pevná po výrobe | Iba firmware updaty |
| Time-to-market | 3–6 mesiacov | 12–24 mesiacov | Týždne až mesiace |
| NRE náklady | €10K–€150K | €500K–€10M+ | Minimálne (eval boardy) |
| Cena za kus pri 10K objeme | €15–€200 | €2–€50 | €0.50–€15 |
| Paralelizmus | Natívny — tisíce operácií/cyklus | Natívny | Sekvenčný (limitovaný DMA) |
| Najlepšie pre | Rekonfigurovateľný, malý-stredný objem, paralelný workload | Veľký objem, pevná funkcia | Všeobecný embedded systém |
Detailný rozhodovací rámec nájdete v našom sprievodcovi FPGA vs ASIC.
Bežné použitia (2026)
FPGA dominujú v aplikáciách, kde paralelizmus, nízka latencia alebo post-deployment aktualizácie sú kľúčové:
- Obrana a letectvo — Radarový a sonarový beamforming, navádzanie rakiet, elektronická vojna. DO-254 certifikácia je povinná; radiačne odolné rodiny ako Microchip RTG4 a AMD Versal AI Edge sa používajú v kozmických platformách.
- 5G a telekomunikačná infraštruktúra — Massive MIMO baseband, fronthaul (eCPRI) a paketové spracovanie v základňových staniciach. Deterministická latencia je nenegociovateľná.
- Priemyselná automatizácia — Real-time riadenie motorov, akcelerátory PLC, vízne systémy pre kontrolu strojov. EtherCAT, PROFINET, TSN protokoly sa často implementujú v FPGA štruktúre.
- High-frequency trading — Sub-mikrosekundové spracovanie trhových dát a vykonávanie príkazov; FPGA je jediná cesta k jednociferným nanosekundovým latenciám.
- Lekárska zobrazovacia technika — Rekonštrukcia signálov CT a MRI, ultrazvukový beamforming s patient-safety úrovňou spoľahlivosti.
- Edge AI akcelerácia — DPU (Deep Learning Processor Unit) overlay na AMD/Xilinx FPGA pre on-device neurónovú inferenciu. Pozrite Edge AI.
- Video spracovanie — 4K/8K real-time enkódovanie, computer vision pipeliny, broadcast zariadenia.
Výrobcovia a rodiny FPGA (2026)
| Výrobca | Vlajková rodina | Process node | Max. logických elementov | Diferenciátor |
|---|---|---|---|---|
| AMD (Xilinx) | Versal AI Edge / Premium | 7nm | 1,9 M LUTs | Adaptive SoC + AI Engine tiles |
| Intel (Altera) | Agilex 9 | Intel 7 | 9,4 M LE | Najvyššia dostupná hustota |
| Lattice | Avant / Nexus | 16nm FD-SOI | 500K LUTs | Ultra-nízka spotreba (15 mW idle) |
| Microchip | PolarFire / PolarFire SoC | 28nm | 481K LE | Radiačne odolný; najnižšia statická spotreba |
| Efinix | Titanium Ti180 | 16nm | 180K LE | Hard RISC-V jadro; najnižšia cena za LUT |
| NanoXplore (EÚ) | NG-Large / NG-Ultra | 65nm | 540K LE | EÚ-suverénny space-grade FPGA |
Pre projekty s európskou hardvérovou suverenitou je NanoXplore významný — je to jediný EÚ-headquartered výrobca FPGA s space-qualified silikónom, v súlade s EU Chips Act.
Kedy zvoliť FPGA
Zvoľte FPGA, keď platí jedno alebo viac: vaše požiadavky sa môžu meniť (firmware-style aktualizácie hardvéru), váš výrobný objem je pod ~50 000 kusmi, potrebujete real-time deterministické spracovanie signálov, váš dizajn musí byť field-upgradable pre vyvíjajúce sa hrozby či protokoly, alebo potrebujete radiačnú toleranciu a dlhé životné cykly produktu (10–30 rokov). FPGA je typicky jedinou voľbou pre sub-mikrosekundové spracovanie signálov, vlastné rozhrania a rekonfigurovateľné obranné systémy.
Vyhnite sa FPGA, keď dominuje jednotková cena (ASIC vyhráva pri >500K kusov), workload sa zmestí do stock MCU + DSP knižnice, alebo nemáte hardvérovú inžiniersku kapacitu (FPGA development vyžaduje RTL design, timing closure a high-speed PCB skills — nie iba “programovanie”).
Súvisiace pojmy
- ASIC — Pevne definovaná alternatíva k FPGA pre veľkoobjemovú výrobu
- SoC — System-on-Chip; SoC FPGA integrujú ARM/RISC-V jadrá s programovateľnou logikou
- RTL dizajn — Metodológia popisu hardvéru používaná pri programovaní FPGA
- VHDL — Primárny HDL pre európsky FPGA vývoj
- DO-254 — Štandard zabezpečenia návrhu FPGA v leteckej elektronike
- Edge AI — FPGA-akcelerovaná inferencia neurónových sietí na úrovni zariadenia
Naše FPGA kapacity
Inovasense poskytuje komplexné služby návrhu FPGA — od analýzy požiadaviek a špecifikácie architektúry cez RTL vývoj (VHDL/SystemVerilog), constrained-random verifikáciu (UVM), timing closure, návrh dosky a sériovú výrobu. Pracujeme s AMD Versal, Intel Agilex, Lattice Avant, Microchip PolarFire a NanoXplore pre EÚ-suverénne obranné aplikácie. Náš tím má DO-254 projektové skúsenosti pre leteckú elektroniku a dual-use export compliance pre FPGA systémy exportované mimo EÚ.
Oficiálne referencie
- DO-254 / ED-80 — Design Assurance for Airborne Electronic Hardware — RTCA, aplikovateľný štandard pre návrhové zabezpečenie FPGA v letectve
- EU Chips Act (Nariadenie 2023/1781) — €43 mld. rámec podporujúci EÚ polovodičovú suverenitu vrátane FPGA vývoja
- IEEE 1076 (VHDL štandard) — IEEE štandardizovaný HDL používaný pre väčšinu európskych FPGA návrhov